📄 Mostrando la versión "Simple" — "Avanzado" aún no está lista. Añádelo a favoritos para ayudar a priorizarla. Pedir el análisis completo

Dos orillas superconductoras están unidas por un puente de material magnético. Dentro del puente hay una pared de dominio: un límite estrecho donde la magnetización se invierte, como una fila de soldados que cambia la dirección del paso. La corriente que atraviesa este puente no se comporta como un río tranquilo, sino como un flujo que rodea un obstáculo: se enrolla en bucles y cambia su intensidad.

Los autores calcularon que desplazar la pared a lo largo de la pista, incluso fracciones de micra, modifica notablemente la corriente crítica. En ciertas posiciones, la corriente pasa del modo normal al modo «invertido», cuando la fase superconductora se desplaza medio período. Esta sensibilidad convierte a la pared de dominio en una perilla de control: no se necesitan imanes externos ni contactos adicionales.

Esto es importante para la memoria de «pista de carreras»: las paredes de dominio ya saben almacenar bits, y ahora también pueden leerse con la misma corriente que mueve los datos. El dispositivo se vuelve más simple y compacto: el mismo camino sirve como soporte y como detector.

Resumen original

tal como lo escribieron los autores, en inglés arXiv:2604.12742

We investigate the Josephson coupling between two superconducting electrodes connected by a ferromagnetic racetrack hosting a Bloch-like domain wall (DW). We show that the interplay between superconductivity and the DW leads to highly non-trivial spatial distributions of the supercurrent, including the formation of current loops and a strong sensitivity to the DW position and orientation. We further demonstrate that the Josephson critical current $$I_c$$ can be efficiently controlled by the DW position along the racetrack, exhibiting pronounced variations and tunable $$0$$--$$\pi$$ transitions. These results provide clear design principles for superconducting racetrack devices and establish domain walls as a viable control element for readout schemes in racetrack memory architectures.