📄 Version "Simple" affichee, "Avancé" n est pas encore prete. Ajoutez-le aux favoris pour aider a la prioriser. Demander l’analyse complète

Deux rives supraconductrices sont reliées par un pont en matériau magnétique. À l'intérieur du pont se trouve une paroi de domaine : une frontière étroite où l'aimantation pivote, comme une rangée de soldats qui change de direction. Le courant qui traverse ce pont ne se comporte pas comme une rivière tranquille, mais comme un flux contournant un obstacle : il s'enroule en boucles et varie en intensité.

Les auteurs ont calculé qu'un déplacement de la paroi le long de la piste — même de quelques fractions de micromètre — modifie sensiblement le courant critique. Pour certaines positions, le courant passe d'un régime ordinaire à un régime « inversé », où la phase de supraconductivité est décalée d'une demi-période. Une telle sensibilité fait de la paroi de domaine une manette de contrôle : plus besoin d'aimants externes ni de contacts supplémentaires.

C'est important pour les mémoires à « pistes de course » : les parois de domaine savent déjà stocker des bits, et on peut désormais les lire avec le même courant qui déplace les données. Le dispositif devient plus simple et plus compact — le même chemin sert à la fois de support et de détecteur.

Résumé original

tel que rédigé par les auteurs, en anglais arXiv:2604.12742

We investigate the Josephson coupling between two superconducting electrodes connected by a ferromagnetic racetrack hosting a Bloch-like domain wall (DW). We show that the interplay between superconductivity and the DW leads to highly non-trivial spatial distributions of the supercurrent, including the formation of current loops and a strong sensitivity to the DW position and orientation. We further demonstrate that the Josephson critical current $$I_c$$ can be efficiently controlled by the DW position along the racetrack, exhibiting pronounced variations and tunable $$0$$--$$\pi$$ transitions. These results provide clear design principles for superconducting racetrack devices and establish domain walls as a viable control element for readout schemes in racetrack memory architectures.